

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2004 EPO. All rts. reserv.

9519128

Basic Patent (No,Kind,Date): JP 2250357 A2 901008 <No. of Patents: 001>

SEMICONDUCTOR DEVICE (English)

Patent Assignee: HITACHI LTD; HITACHI MICROCOMPUTER ENG

Author (Inventor): KANAI FUMIYUKI; HOTTA KATSUHIKO; ONOZUKA YUKIKO; YOSHIDA MASAYOSHI

IPC: \*H01L-021/90; H01L-021/316

CA Abstract No: 114(14)134319S

Derwent WPI Acc No: C 90-345314

JAPIO Reference No: 140576E000053

Language of Document: Japanese

Patent Family:

Patent No	Kind	Date	Applc No	Kind	Date
JP 2250357	A2	901008	JP 8970656	A	890324 (BASIC)

Priority Data (No,Kind,Date):

JP 8970656 A 890324

## DIALOG(R)File 347:JAPIO

(c) 2004 JPO &amp; JAPIO. All rts. reserv.

03274857 \*\*Image available\*\*

## SEMICONDUCTOR DEVICE

PUB. NO.: 02-250357 [JP 2250357 A]

PUBLISHED: October 08, 1990 (19901008)

INVENTOR(s): KANAI FUMIYUKI

HOTTA KATSUHIKO

ONOZUKA YUKIKO

YOSHIDA MASAYOSHI

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

HITACHI MICRO COMPUT ENG LTD [470864] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.: 01-070656 [JP 8970656]

FILED: March 24, 1989 (19890324)

INTL CLASS: [5] H01L-021/90; H01L-021/316

JAPIO CLASS: 42.2 (ELECTRONICS - Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS - Metal Oxide Semiconductors,

MOS)

JOURNAL: Section: E, Section No. 1016, Vol. 14, No. 576, Pg. 53,

December 21, 1990 (19901221)

## ABSTRACT

PURPOSE: To enhance reliability and a yield of a semiconductor device by a method wherein an insulating film is constituted of a borophosphosilicate glass (BPSG) film containing boron and phosphorus and the BPSG film is formed as a laminated structure of a plurality of layers in which concentrations of boron and phosphorus contained in the individual layers are different.

CONSTITUTION: A BPSG film 6 is formed of a plurality of layers, e.g. as a three-layer structure; concentrations of boron and phosphorus contained in these layers are increased in the order of lower layer 60, an intermediate layer 61 and an upper layer 62. That is to say, a reflow becomes easier from the lower layer 60 toward the upper layer 62. Accordingly, an overhang is not produced at contact holes 8 in the BPSG film 6 even by the reflow; it is possible to obtain the contact holes 8 of a taper shape; it is possible to prevent a disconnection in an upper-layer wiring part 7. Thereby, it is possible to prevent the overhang, to prevent a disconnection at a connection and to enhance reliability and a yield.

⑩ 日本国特許庁 (JP) ⑪ 特許出願公開  
 ⑫ 公開特許公報 (A) 平2-250357

⑤Int. Cl.<sup>5</sup>  
 H 01 L 21/90  
 21/316

識別記号 R  
 行内整理番号 6810-5F  
 X 6810-5F

④公開 平成2年(1990)10月8日

審査請求 未請求 請求項の数 2 (全4頁)

⑤発明の名称 半導体装置

②特 願 平1-70656  
 ②出 願 平1(1989)3月24日

⑦発明者 金井 史幸 東京都小平市上水本町5丁目20番1号 株式会社日立製作所武藏工場内

⑦発明者 堀田 勝彦 東京都小平市上水本町5丁目22番1号 日立マイクロコンピュータエンジニアリング株式会社内

⑦出願人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

⑦出願人 日立マイクロコンピュータエンジニアリング 東京都小平市上水本町5丁目22番1号

④代理人 弁理士 小川 勝男 外1名  
 最終頁に続く

明細書

1. 発明の名称

半導体装置

2. 特許請求の範囲

1. 半導体基板上に絶縁膜を形成し、該絶縁膜にコンタクトホールを孔設し、リフロー加熱を行ってなる半導体装置において、前記絶縁膜が化学的気相成膜法により形成されたボロンとリンとを含有する酸化ケイ素ガラス膜(以下BPSG膜という)よりなり、かつ、当該BPSG膜が、各層に含有されるボロンおよびリンの濃度の異なる複数層の積層構造よりなることを特徴とする半導体装置。

2. BPSG膜が三層構造よりなり、下層から上層に向けて順次ボロンおよびリンの合計濃度を増加してなる、請求項1に記載の半導体装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置に關し、特に、配線層下部のBPSG層間絶縁膜のリフローにおけるコンタクトホールのオーバーハングを防止する技術に関する。

〔従来の技術〕

半導体装置の上層配線下部の層間絶縁膜としてBPSG膜が使用されることがある。このBPSG膜は、例えば酸素(O<sub>2</sub>)とモノシリコン(SiH<sub>4</sub>)とPH<sub>3</sub>(ホスフィン)とジボラン(B<sub>2</sub>H<sub>6</sub>)とを供給して化学的気相成膜法(CVD法)により成膜することができる。そして、このBPSG膜の組成は、一般にボロン(B<sub>2</sub>O<sub>3</sub>)とリン(P<sub>2</sub>O<sub>5</sub>)と酸化ケイ素(SiO<sub>2</sub>)とから成る。

半導体装置のプロセスにおいて、配線層形成のために、下地層上に積層したBPSG(Boro Phospho Silicate Glass)膜にコンタクトホール(孔)を開孔後、配線層の平坦化のためにリフロー(Reflow)〔この場合グラス(Glass)リフローと称されている〕することが行われている。なお、当該BPSG膜のグラスリフローについて述べた文献の例としては、ジャーナル・エレクトロケミカル・ソサエティ(J. Electrochem.

## 特開平2-250357(2)

SoC) 1986年6月号 p. 1417~1424が掲げられる。

## 〔発明が解決しようとする課題〕

しかし、従来のBPSG膜については単一のボロン・リン濃度の単一膜より成っており、コンタクトホール開孔後にグラスリフローを行う場合において、隣接するコンタクトホールとコンタクトホールとの間隔が短いときやコンタクトホールとゲート段差などの段差との余裕が小さいときなどには、グラスリフローによるBPSG膜形状がオーバーハング(overhang、張り出し、突き出し)現象を示し、そのために上層配線の断線に繋がり、信頼性を低下させる因となっていた。

この場合、BPSG膜の膜厚(h)とコード長(chord length)(l)との比h/lが大のとき、オーバーハングが発生し易い。また、かかるBPSG単層構造では十分な平坦性を得るためにボロン・リン濃度とすると、逆にコンタクトホールにおいてオーバーハングが発生し易いというややかましい問題があった。さらに、BPSG膜の膜

が出、濃度が高い程グラスリフローし易く、曲率半径が小さくなるので、下層から上層にかけて屢々濃度を高くすることにより、曲率半径が小さくなってゆき、これによりオーバーハングがなく、コンタクトホールもテーパー状になり、配線層を形成したときにも断線を生じないような形態になる。

## 〔実施例〕

次に、本発明の実施例を図面に基づいて説明する。第3図は本発明の半導体装置の一例断面図を示す。同図にて、1は例えば(100)結晶を有するN型単結晶シリコン基板上部にP型ウエルを形成し、さらに、該P型ウエルにN<sup>+</sup>活性領域を形成してなる半導体基板、2は例えばSiO<sub>2</sub>膜よりなるフィールド絶縁膜、3はゲート、4は例えばSiO<sub>2</sub>膜よりなるゲート絶縁膜、5は電極、6は層間絶縁膜、7は上層配線である。本発明では、この層間絶縁膜6をBPSG膜により構成する。このBPSG膜6に、例えばAと配線よりなる上層配線7と電極5とを接続するためにコンタクト

ホールを大きくすると、その場合にもオーバーハングが生じ易い。

そこで、本発明はBPSG膜コンタクトホールのリフロー時のオーバーハング現象を防止して、配線層の断線を防止し、半導体装置の信頼性を向上させるとともに、半導体装置の歩留を向上させることのできる技術を提供することを目的とする。

本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。

## 〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。

本発明では、BPSG膜を複数層の積層構造とし、その各層のボロン・リン濃度を変えた構造とした。

## 〔作用〕

これにより、BPSG膜はその含有するボロン・リン濃度によってグラスリフロー時の形状に差異

ホールを開孔する。

BPSG膜6は、例えばO<sub>2</sub>とSiH<sub>4</sub>とPH<sub>3</sub>とB<sub>2</sub>H<sub>6</sub>とを供給して化学的気相成膜法(CVD)により製造することができる。当該コンタクトホールは、例えばエッチャング技術により形成することができる。

第4図に、単一ボロン(B<sub>2</sub>O<sub>3</sub>)・リン(P<sub>2</sub>O<sub>5</sub>)濃度の単一層よりなるBPSG膜6'にコンタクトホール8を形成してなる要部断面を示す。当該コンタクトホール8形成後には、上層配線7の平坦化のためにリフロー加熱を行なう。

この従来例では当該リフロー(グラスリフロー)により、コンタクトホール8におけるBPSG膜6'に、第5図に示すようにオーバーハング9を生じ、当該オーバーハング9を生じたBPSG膜6'のコンタクトホール8に上層配線7を形成すると第6図に示すように断線を生じる。

そこで、本発明では第1図に示すように、当該BPSG膜6を例えば三層構造の複数層に形成し、下層60、中間層61、上層62の膜にこれら層

## 特開平2-250357(3)

中に含有されるボロン・リン濃度を大にする。

すなわち、下層60から上層62に向けてリフローし易くする。

当該リフロー加熱は、例えば950℃に設定された加熱炉(リフロー炉)中を通してにより行うことができる。

当該ボロン・リン濃度については、加熱温度などの条件により異なるので特に規定し難いが、一例として950℃下でリフローしたときに、下層60のB<sub>2</sub>O<sub>3</sub>およびP<sub>2</sub>O<sub>5</sub>の各々の含有量を5mol%、5mol%とし、中間層61の同含有量を7mol%、6mol%とし、上層62の同含有量を9mol%、7mol%とする。

これにより、第2図に示すように本発明では、BPSG膜6のコンタクトホール8においては、上記リフローによっても、オーバーハングを生ぜず、テーパー状のコンタクトホール8を得ることでき、上層配線7に断線を生じることを防止できる。

これら三層60、61、62におけるボロン

配のとおりである。

本発明によれば、オーバーハングを防止し、接続の際の断線が防止され、信頼性を向上させ部留を向上させることのできる技術を提供することができた。

## 4. 図面の簡単な説明

第1図は、本発明の実施例を示すリフロー前要部断面図。

第2図は本発明の実施例を示すリフロー後要部断面図。

第3図は本発明の実施例を示す半導体装置の断面図。

第4図は従来例を示すリフロー前要部断面図。

第5図は従来例を示すリフロー後要部断面図。

第6図は従来例を示す断面図である。

1…半導体基板、2…フィールド絶縁膜、3…ゲート、4…ゲート絶縁膜、5…電極、6…BPSG膜、7…上層配線、8…コンタクトホール、60…下層、61…中間層、62…上層。

代理人弁理士 小川勝男

(B<sub>2</sub>O<sub>3</sub>)・リン(P<sub>2</sub>O<sub>5</sub>)濃度の調節は、ジボラン(B<sub>2</sub>H<sub>6</sub>)とホスフィン(PH<sub>3</sub>)の供給量を各層形成時に順次上げていくことにより行うことができる。


以上本発明者によってなされた発明を実施例にもとづき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

以上の説明では主として本発明者によってなされた発明をその背景となつた利用分野である半導体装置の上層配線形成技術に適用した場合について説明したが、例えばBPSG膜にコンタクトホールを形成し、電極と電極間を接続する場合等BPSG膜を用い接続用のコンタクトホールを開孔し、リフローする各種の場合に適用することができる。


## 【発明の効果】

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下


第1図




第2図




第3図




第4図



第5図



第6図



## 第1頁の続き

②発明者 小野塙 雪子 東京都小平市上水本町5丁目20番1号 株式会社日立製作所武藏工場内

②発明者 吉田 正義 東京都小平市上水本町5丁目20番1号 株式会社日立製作所武藏工場内